Wat is CMOS 2.0? – IEEE-spectrum

CMOS, de siliciumlogicatechnologie achter decennia en decennia van kleinere transistors en snellere computers, gaat een nieuwe fase in. CMOS gebruikt twee soorten transistors in een paar om het stroomverbruik van het circuit te beperken. In deze nieuwe fase, “CMOS 2.0”, zal dat onderdeel niet veranderen, maar de manier waarop processors en andere complexe CMOS-chips worden gemaakt zal veranderen. Julien Ryckaert, vice-president van logische technologieën bij Imec, een Belgisch onderzoekscentrum voor nanotechnologie, zei IEEE-spectrum waar de dingen naartoe leiden.

Waarom gaat CMOS een nieuwe fase in?

Julien Ryckaert: CMOS was het technologische antwoord op het bouwen van microprocessors in de jaren zestig. Het minimaliseren van dingen – transistors en onderlinge verbindingen – om ze 60, 70 jaar lang beter te laten werken. Maar dat begon kapot te gaan.

Waarom is de CMOS-schaling kapot gegaan?

Ryckaert: Door de jaren heen hebben mensen system-on-chips (SoC’s), zoals CPU’s en GPU’s, steeds complexer gemaakt. Dat wil zeggen, ze integreerden steeds meer bewerkingen op dezelfde siliciumchip. Dat is logisch, omdat het veel efficiënter is om gegevens naar een siliciumchip te verplaatsen dan om deze van chip naar chip in een computer te verplaatsen.

Lange tijd zorgden krimpende CMOS-transistoren en verbindingen ervoor dat al deze bewerkingen beter werkten. Maar nu wordt het moeilijk om een ​​volledige SoC te bouwen, alles beter te maken door alleen maar het apparaat en de interconnectie te schalen. SRAM bijvoorbeeld [the system’s cache memory] het is niet langer een schaal als een logica.

Wat is de oplossing?

Ryckaert: Toen we zagen dat er iets anders moest gebeuren, vroegen wij ons bij Imec af: waarom opschalen? Uiteindelijk gaat de wet van Moore niet over het leveren van kleinere transistors en interconnects, maar over het bereiken van een grotere functionaliteit per oppervlakte-eenheid.

Dus wat je begint te zien is het uitbreken van bepaalde functies, zoals logica en SRAM, deze op afzonderlijke chiplets bouwen met behulp van technologieën die elk het beste voordeel bieden, en ze vervolgens opnieuw integreren met behulp van geavanceerde 3D-verpakkingstechnologieën. U kunt twee functies verbinden die op verschillende substraten zijn gebouwd en een communicatie-efficiëntie tussen de twee functies bereiken die kan wedijveren met wat ze waren toen de twee functies zich op hetzelfde substraat bevonden. Dit is een evolutie naar wat wij slimme desintegratie of co-optimalisatie van systeemtechnologie noemen.

Is het CMOS 2.0?

Ryckaert: Wat we doen in CMOS 2.0 breidt dat idee verder uit, met veel fijnere desintegraties van functies en het stapelen van nog veel meer matrices. Het eerste teken van CMOS 2.0 is de op handen zijnde komst van back-end stroomleveringsnetwerken. Op de huidige chips bevinden alle verbindingen – zowel de verbindingen die data transporteren als de verbindingen die stroom leveren – zich aan de voorkant van het silicium. [above the transistors]. De twee soorten verbindingen hebben verschillende functies en verschillende vereisten, maar moesten tot nu toe in een compromis bestaan. Backplane-stroom verplaatst de stroomafgevende verbindingen onder het silicium, waardoor de chip in wezen verandert in een actieve transistorlaag die is ingeklemd tussen twee verbindingsstapels, waarbij elke stapel een andere functionaliteit heeft.

Zullen transistors en interconnects nog steeds moeten worden geschaald naar CMOS 2.0?

Ryckaert: Ja, want ergens in die stapel heb je nog steeds een laag die nog steeds meer transistors per oppervlakte-eenheid nodig heeft. Maar nu je alle andere beperkingen die het ooit had, hebt weggenomen, kun je die laag prachtig schalen met technologie die daar perfect bij past. Ik voorzie fascinerende tijden.

Dit artikel verschijnt in de gedrukte editie van maart als “5 vragen voor Julien Ryckaert”.