De siliciumwafels die uiteindelijk de chips in je smartphone worden, bestaan uit één kristal. Maar dat kristal heeft vele gezichten en het is belangrijk welke van die gezichten zich aan de oppervlakte bevindt, waar de transistors worden gemaakt. Volgens onderzoek dat vorige maand werd gepresenteerd op de IEEE International Electron Device Meeting (IEDM) van 2023, gebruikt de industrie mogelijk niet de beste kristaloriëntatie voor toekomstige apparaten. Door de oriëntatie van het kristal te veranderen, kon het team van IBM Research zelfs de snelheid van de positieve lading door de transistors verdubbelen, hoewel dit ten koste ging van een iets langzamere negatieve lading.
Kristallen kunnen worden teruggebracht tot een unitaire structuur die oneindig herhaalbaar is. Voor silicium is het een kubus waarin het lijkt alsof er een diamant in zit. Er zijn siliciumatomen in elke hoek van de kubus, evenals in het midden van elke zijde, en nog vier atomen in het interieur van de kubus. De huidige transistors, meestal FinFET’s, zijn gebouwd op silicium, waarbij de bovenkant van die kubus het oppervlak van de wafer is. Experts noemen deze kristaloriëntatie “001”. Siliciumwafels met 001-oriëntatie “worden gebruikt in veel geavanceerde logische technologieën, waaronder IBM’s 2-nanometerchiptechnologie”, zegt Shogo Mochizuki van IBM Research.
Maar Mochizuki en zijn collega’s zeggen dat als chipmakers overstappen op het volgende type transistor – een nanosheet of een ‘gate-all-around’-apparaat – ze betere resultaten zouden kunnen behalen als ze in plaats daarvan de “110”-oriëntatie zouden gebruiken. Het is in wezen een verticale doorsnede door de kubus.
Waarom zou het een verschil maken? Dit verwijst naar hoe snel lading door het siliciumrooster kan reizen. In de CMOS-circuits waaruit logische chips bestaan, moeten zowel elektronen als gaten (positief geladen elektronenvacatures) stromen. Over het algemeen zijn elektronen een variant van een ritssluiting, dus de relatief lage mobiliteit van gaten is een beperkende factor wanneer chipmakers steeds kleinere transistors ontwerpen. En het is al bekend dat gaten sneller bewegen wanneer ze in het 110-vlak reizen dan in 001. Het tegenovergestelde geldt voor elektronen, maar het effect is kleiner.
De huidige FinFET’s profiteren al van sneller reizen in dat vliegtuig. Hoewel ze van 001-silicium zijn gemaakt, is het kanaalgebied van de transistor (het deel waar stroom vloeit als het apparaat aan staat of wordt geblokkeerd als het uitstaat) een verticale vin van materiaal in het 110-vlak, loodrecht op het siliciumoppervlak. Maar in nanosheets moet de stroom door structuren stromen die parallel zijn aan het siliciumoppervlak, in het 001-vlak dat de gaten vertraagt.
Mochizuki’s team construeerde op elkaar afgestemde paren nanosheet-transistors op 001 en 110 siliciumwafels. Beide typen transistors – gatgeleidende pFET’s en elektronengeleidende nFET’s – waren aanwezig. Naast verschillende kristaloriëntaties moesten de transistors een aantal verschillende eigenschappen testen: sommige hadden dunne platen, andere dikker; sommige hadden lange kanalen, andere korter. De 110 pFET’s presteerden beter dan hun 001-broeders, hoewel de omvang van het effect soms varieerde, afhankelijk van de dikte van de siliciumnanoplaten. Zoals verwacht presteerden nFET’s iets slechter in 110 silicium. Maar de prestatieverbetering van de pFET is voldoende om dit goed te maken, suggereren de onderzoekers.
Verwacht niet dat de industrie snel overschakelt naar 110 silicium. “Technisch gezien is het mogelijk”, zegt Naoto Horiguchi, programmadirecteur voor CMOS-apparaattechnologie bij het Belgische Imec. Maar er zijn zoveel verschillen in de manier waarop silicium- en siliciumgermaniumlagen in verschillende kristaloriëntaties worden gegroeid dat dit “zorgvuldige engineering vereist”, zegt hij.
Mochizuki zegt dat IBM van plan is een manier te vinden om de schadelijke effecten van alternatieve oriëntaties op elektronengeleiding te verminderen. Daarnaast zal het team het gebruik van 110 silicium onderzoeken in 3D-gestapelde nanosheet-transistors, complementaire FET’s (CFET’s) genoemd. Deze apparaatarchitectuur stapelt doorgaans nFET’s op pFET’s om de omvang van logische circuits te verkleinen. Dergelijke complexe apparaten zullen naar verwachting binnen de komende tien jaar opduiken, en alle drie de makers van geavanceerde logicachips rapporteerden vorige maand op IEDM een prototype CFET. Mochizuki zegt dat het IBM-team zou kunnen proberen het pFET-gedeelte uit 110 silicium te maken en het nFET-gedeelte uit 001.
Uit artikelen op uw website
Gerelateerde artikelen op internet