Vloeibare stikstof kookt bij slechts 77 Kelvin (-196 °C). Het koelen van de elektronica tot deze koude temperatuur zou de prestaties kunnen verbeteren, maar de huidige transistors zijn niet ontworpen met cryogene temperaturen in gedachten. Op de IEEE International Electron Device Meeting (IEDM) 2023, die eerder in december in San Francisco werd gehouden, demonstreerden IBM-onderzoekers de eerste geavanceerde CMOS-transistor die was geoptimaliseerd voor koeling met vloeibare stikstof.
Nanosheet-transistoren verdelen het kanaal in een stapel dunne siliciumplaten, die volledig omgeven zijn door de poort. “Dankzij de architectuur van het nanosheet-apparaat kunnen we 50 miljard transistors in een ruimte passen die ongeveer zo groot is als een vingernagel”, zegt Ruqiang Bao, senior onderzoeker bij IBM. De transistors staan klaar om de huidige FinFET-technologie te vervangen en worden gebruikt in IBM’s eerste 2-nanometer prototypeprocessor. Nanosheet-technologie is de volgende stap in het verkleinen van logische apparaten; het combineren van de technologie met koeling met vloeibare stikstof zou tot nog betere prestaties kunnen leiden.
De onderzoekers ontdekten dat een werking bij 77 K de prestaties van het apparaat verdubbelde, vergeleken met een werking bij ongeveer kamertemperatuur van 300 K. Lagetemperatuursystemen bieden volgens Bao twee belangrijke voordelen: minder dissipatie van de ladingsdragers en een lager vermogen. Het verminderen van dissipatie vermindert de weerstand in de draden en zorgt ervoor dat elektronen sneller door het apparaat kunnen bewegen. Gecombineerd met een lager vermogen kunnen de apparaten bij een bepaalde spanning meer stroom aandrijven.
Het koelen van de transistor tot 77 K biedt ook een grotere gevoeligheid tussen de “aan” en “uit” toestanden van het apparaat, waarbij minder spanningsverandering nodig is om van de ene toestand naar de andere over te gaan. Hierdoor kan het energieverbruik aanzienlijk worden verminderd. Het verkleinen van de stroomvoorziening zou op zijn beurt kunnen bijdragen aan het verkleinen van de chip door de transistorbreedte te verkleinen. De drempelspanning van de transistor – de spanning die nodig is om een geleidend kanaal te creëren tussen de source en de drain, of om naar de ‘aan’-status te schakelen – neemt echter toe naarmate de temperatuur daalt, wat een belangrijke uitdaging vormt.
Het is moeilijk om de drempelspanning te verlagen met de huidige productietechnologie, dus besloten de IBM-onderzoekers tot een nieuwe aanpak die twee verschillende metalen poorten en dubbele dipolen integreert. CMOS-technologieën bestaan uit n-type en p-type transistorparen, die respectievelijk zijn gedoteerd met elektronendonors en -acceptoren. De onderzoekers hebben hun CMOS-chips ontworpen om dipolen te vormen op het grensvlak van n- en p-type transistors door aan elke transistor verschillende metaalverontreinigingen toe te voegen. De toevoeging vermindert de energie die nodig is om elektronen over de bandrand te bewegen, wat zorgt voor efficiëntere transistors.
Uit artikelen op uw website
Gerelateerde artikelen op internet